wie koennen im I register eines Z80 gleichzeitig 2 Adressen stehen?
Verfasst: 10. Feb 2020, 22:09
ich beziehe mich auf eine Z80 CPU.
ich habe in einem Buch gelesen, dass die oberen 8 bit der refresh Adresse waehrend eines DRAM refresh (T3 T4 eines M1 cycle) aus dem I Register kommen.
wie kann das sein, wenn ich doch vorher mit LD I, A die oberen 8 bit eines Interrupt Vektors (interrupt mode 2) in das
I register geschrieben habe?
wie koennen im I register gleichzeitig die oberen 8 bit eines Interrupt Vektors und die oberen 8 bit einer refresh Adresse stehen?
Vielen Dank fuer Eure Antworten!
ich habe in einem Buch gelesen, dass die oberen 8 bit der refresh Adresse waehrend eines DRAM refresh (T3 T4 eines M1 cycle) aus dem I Register kommen.
wie kann das sein, wenn ich doch vorher mit LD I, A die oberen 8 bit eines Interrupt Vektors (interrupt mode 2) in das
I register geschrieben habe?
wie koennen im I register gleichzeitig die oberen 8 bit eines Interrupt Vektors und die oberen 8 bit einer refresh Adresse stehen?
Vielen Dank fuer Eure Antworten!